

引用格式:王鑫华,陈明辉,魏恒,等. S 波段四通道低中频接收电路芯片的设计和实现[J]. 微电子学与计算机,2021,38(1):77-82. [WANG X H, CHEN M H, WEI H, et al. Design and implement of four-channel low-IF receiver chip in S band[J]. Microelectronics & Computer,2021,38(1):77-82.]

S 波段四通道低中频接收电路芯片的设计和实现

王鑫华,陈明辉,魏 恒,王旭东,赵建欣
(中国电子科技集团公司 第五十四研究所,河北 石家庄 050081)

摘 要: 基于有源相控阵雷达的应用,设计了一款 S 波段四通道低中频接收芯片,射频接收信号为 2.2~2.5 GHz,中频信号为 2~6 MHz 可调.为满足 T/R 组件低成本、轻量化的要求,芯片集成了四条接收通道、本振通路和数字控制等模块.针对多通道芯片容易产生耦合的现象,采用了多种物理布局方式提高通道隔离.采用 SMIC 0.13 μm CMOS 工艺进行了设计仿真和流片,芯片面积为 3.91 mm $\times$ 3.66 mm.测试结果表明,四通道低中频接收电路增益调整范围 ≥ 58.29 dB,通道噪声系数 ≤ 9.25 dB,通道隔离度 ≥ 32.2 dB.

关键词: 四通道;低中频接收机;无源混频器;镜像抑制滤波器;通道隔离度

中图分类号: TN43 **文献标识码:** A **文章编号:** 1000-7180(2021)01-0077-06

Design and implement of four-channel low-IF receiver chip in S band

WANG Xin-hua, CHEN Ming-hui, WEI Heng, WANG Xu-dong, ZHAO Jian-xin

(The 54th Research Institute of CETC, Shijiazhuang 050081, China)

Abstract: Based on the application of the active phased array radar, this paper presents a low-immediate frequency (IF) receiver in S band with four channels and 2.2~2.5 GHz radio frequency(RF) input and 2~6 MHz IF. The receiver features a high integration to improve the T/R modules cost and weight properties, consisting of four channels and local path(LO) and digital control modules. In order to compensate for crosstalk among four channels, multiple layout techniques are introduced. The circuit was fabricated based on the SMIC 0.13 μm CMOS process, occupying a die area of 3.91 mm $\times$ 3.66 mm. The experimental results show that the gain adjustment range of four-channel low-IF receiver achieves ≤ 9.25 dB NF, the dynamic gain is above 58.29 dB and the channel isolation is above 32.2 dB.

Key words: four channels; low_IF Receiver; passive mixer; image rejection; channel isolation

1 引言

S 波段四通道低中频接收芯片可用于相控阵雷达的收发(T/R)组件中,T/R 组件是相控阵雷达的核心组成部分,由发射链路和接收链路组成,可通过天线单元接收和发射信号^[1].因为相控阵雷达的天线阵面子阵数量可达几十到几百个,所以需要较多

T/R 模块^[2-4].接收芯片中集成多通道的接收电路可降低 T/R 组件整体重量和体积,有利于相控阵雷达的小型化和集成化发展. T/R 组件中的核心芯片通常只包括混频器和移相等电路,集成度低、通道数少. 本设计针对接收电路集成度低、通道数少的现状,设计了一款 S 波段四通道低中频的接收电路芯片.接收电路综合考虑了电路复杂程度和集成度.采

用低中频的结构,以抑制直流偏移和闪烁噪声^[5-7]. 四条接收通道提高了芯片的集成度,通道间通过衬底和电源线会产生串扰,因此对通道隔离度提出了较高的要求. 常温下四通道低中频接收电路增益调整范围 ≥ 58.29 dB,通道噪声系数 ≤ 9.25 dB,通道隔离度 ≥ 32.2 dB.

2 S 波段四通道低中频接收芯片的整体结构

S 波段四通道低中频接收电路中,主要由四条接收通道、本振放大电路和串行外设接口(SPI)数字控制模块组成,如图 1 所示. 每条接收通道主要由射频前端电路、中频处理电路和 LDO 组成. 本振放大电路采用三级级联的方式,均匀分布在输入和混频器本振端之间. 每两条通路共用一个 LDO.




图 1 S 波段四通道低中频接收电路图

射频多通道电路面临的主要问题是通道串扰. 为减小共用模块可能产生的串扰,每个模块都单独和偏置电路相连. 消除通道间的串扰,主要通过物理版图实现隔离. LNA 和 RFA 等射频模块对电源噪声较为敏感,每一路的 LNA 和 RFA 都单独供电.

3 射频前端电路设计

射频前端电路包括 LNA、RFA、跨导级、混频器和 TIA 五部分,如图 2 所示. 射频前端的增益和噪

声性能决定了整个接收通道的性能. 为增大前级的增益采用了“LNA+RFA”两级放大的结构. 下变频采用无源混频的结构,实现电路的低功耗和低闪烁噪声.




图 2 低中频接收电路射频前端部分

接收电路的射频前端电路的整体线性度受到各级电路增益和线性度的限制. 两级 LNA 的增益过大,会使混频器进入饱和状态. 因此需合理分配各级增益. 当前两级 LNA 增益最大为 40.5 dBm 时,射频前端输入 1 dB 压缩点为 -47.1 dBm,此时的增益为 58.5 dBm,射频前端的线性度仿真如图 3 所示.




图 3 射频前端的线性度仿真结果

3.1 LNA

LNA 和 RFA 都采用源简并电感型共源共栅结构,如图 4 所示. 这种结构具有增益高、噪声低和输入输出隔离度高的优点,被广泛应用在无线收发系统中. 电感作为源简并阻抗 L_s , 在晶体管的栅极引入一个实部阻抗, L_s 与 C_{gs} 谐振,使得输入阻抗的虚部为 0,从而实现阻抗匹配,不会消耗电压裕度和引入较小的噪声. L_s 由键合线电感 L_B 和片上电感 L_g 两部分组成,感值不易控制. 为消除 L_s 变化对放大器性能的影响,采用差分的结构. 电感采用两抽头的对称电感,形成一个虚地点,避免了键合线的影响,可以起到抑制沉底噪声耦合干扰^[8]. 差分放大器的面积和功耗都为单端的两倍,线性度会提高 3 dB.

LNA 仿真和测试时,需要将单端的输入信号通过巴伦转换成差分,会引入部分损耗. 共源共栅结构和输入的匹配网络将输入的功率信号转成电流信号. 为了驱动输入阻抗为容性的无源混频器,共源共栅采用 LC 谐振网络作为负载. 电容负载为可编程的,可以使得谐振频率覆盖 2.2~2.5 G 范围. 输入管偏置采用电流源形式,用以稳定差分输入 MOS 管的静态工作点.




图 4 LNA 结构示意图

3.2 无源混频器

无源混频器具有不消耗直流电流、 $1/f$ 噪声小的优点^[9]. 混频器主要包括输入跨导级 g_m , 无源混频开关管 M_1-M_4 和跨导放大器 TIA 三部分, 如图 5 所示. 跨导级可以把射频电压信号转换成电流形式. S 波段接收机接收信号带宽为 300 M, 因此采用共栅放大器作为输入级. 由于电子的迁移率比空穴高, 所以混频器的开关对选择 NMOS 管. 开关管宽度和电阻成反比, 适当增大开关管宽度可提高增益和线性度, 降低噪声. 然而, 如果开关管尺寸过大, 栅源之间的寄生电容就会增大, 从而造成本振电路消耗更多电流, 并且造成本振到 LNA 之间的泄漏. 无源混频器输入输出形式都是电流, 需要低阻抗的跨导放大器 TIA 作为输出.

无源混频器中输入射频信号为 v_{RF} ,跨导级增益为 G_m ,转化电流信号为 i_{RF} ,则

$$i_{RF} = G_m v_{RF} \quad (1)$$

假设 $i_{RF} = I_{RF} \cos(\omega_{RF} t)$, 经过混频开关 $\text{sgn}(\text{LO})$, 输出 i_{IF} :

$$i_{IF} = i_{RF} \text{sgn}(\text{LO}) \quad (2)$$




图 5 无源混频器结构示意图

展开 $\text{sgn}(\text{LO})$ 为级数得:

$$i_{IF} = \frac{2}{\pi} I_{RF} \sum_{n=1}^{\infty} \left[\frac{1}{2n-1} (-1)^{n+1} \cos(\omega_{RF} + (2n-1)\omega_{LO})t + 2n-1(-1)^{n+1} \cos(\omega_{RF} - (2n-1)\omega_{LO})t \right] \quad (3)$$

因此,电流开关混频器的转换增益为 $\frac{2}{\pi}$.进而可得经过跨阻 R_{TLA} 后,混频器的电压转换增益 Gain_C 为^[10]:

$$\text{Gain}_C = \frac{2}{\pi} G_m R_{\text{TIA}} \quad (4)$$

无源混频器的转换增益仿真结果如图 6 所示, 中频信号在 2.8 MHz 时, 转换增益为 13.89 dB.




图 6 转换增益仿真

4 中频处理电路

低中频的接收电路中,由于本振信号的两路正交信号存在幅度和相位的不匹配,使得本振信号不是一个纯净、仅有正频率成分的复信号,而可能还会存在一定的负频率成分^[11].混频以后的镜像信号可能干扰有用信号,因此中频处理电路主要实现镜像抑制和增益调节的功能.中频处理电路主要包括镜像抑制滤波器和可变增益放大器以及输出缓冲器等组成.

4.1 有源 RC 复数滤波器

常见的滤波器形式包括有源 RC 滤波器和跨导-电容 Gm-C 型滤波器等,有源 RC 滤波器动态增益范围更大. S 波段低中频接收电路要求每路通道的动态增益范围在 30 dB 以上,因此选用有源 RC 结构的滤波器.而且,有源 RC 滤波器对于阻容器件的敏感度较低,使得系统性能受元器件不匹配影响较小.有源 RC 滤波器的集成度、噪声和线性度的性能符合系统指标的要求.有源 RC 复数滤波器一般是通过将低通滤波器的极点进行频率得到的.复数滤波器需要完成的频率搬移为:

$$s \rightarrow s - \omega_0 \tag{5}$$

因此,复数滤波器的传递函数可以表示为:

$$H(s) = \frac{\omega_0}{s + \omega_{LP} - \omega_{IF}} \tag{6}$$

式中, ω_{LP} 为低通滤波器角频率, ω_{IF} 为可实现的频移.

由于切比雪夫逼近的陡降性能可以降低滤波器真实性能和理想传输函数之间的误差,滤波器采用切比雪夫 I 型复数滤波器,考虑到本项目低功耗和芯片面积的限制,滤波器的阶数设定为五阶.

有源 RC 复数带通滤波器的电路结构如图 7 所示,整个电路主要包括频率选择单元,增益控制模块,偏置单元,滤波器主体电路. I 路和 Q 路都是低通滤波器,为实现复数带通,需要在 I 路和 Q 路之间加入交叉耦合电阻. 调节交叉耦合电阻阻值可以实现中频频率变换. 滤波器带宽通过各路上的反馈电阻和电容的乘积调节的. 反馈电阻和反馈电容都是可编程调节的.




图 7 复数带通滤波器结构图

在低中频架构中,为了抑制镜像信号需要采用多相滤波器或者复数滤波器,在本项目中采用的复数滤波器结构.利用 SPI 可以方便的对其内部参数进行调整,图 8 为滤波器的镜像抑制比仿真结果.

4.2 可变增益放大器 VGA 设计

VGA 调整中频信号的增益,采用可变反馈网络的形式,使增益和控制电压成线性变化^[12]. VGA 模块根据数字模块的输出控制增益大小.当信号的摆幅非常大时,VGA 的控制电平就会变小,使得 VGA 输出一个较小摆幅的信号.当信号的摆幅非

常小时,VGA 的控制电平就会变大,使 VGA 输出一个较大摆幅的信号.

可变反馈网络的 VGA 通过比例运放反馈电路实现,反馈电阻采用阵列的形式,阻值通过控制字可调,通过电阻阵列中的 MOS 管开关实现,如图 9 所示.跨导运算放大器采用两级差分电路,同时引入闭环负反馈的形式,性能接近理想,差模开环增益趋近于无穷,差模输入电阻趋近于无穷,差模输出电阻尽可能小.跨导运算放大器的增益为:

$$A = \frac{R_f}{R_{in}} \tag{7}$$




图 8 复数带通滤波器频率响应




图 9 VGA 结构示意图

5 实现和结果分析

针对四通道容易产生串扰的问题,采用多种物理布局方法避免。由于 LNA 和 RFA 模块对电源噪声、通道串扰很敏感,采用单独的电源供电。每条支路配合单独的电流源电路,减少共用模块带来的串扰。通道的物理布局严格对称,提高电路性能的一致性。芯片照片如图 10 所示。本设计采用 SMIC 0.13 μm CMOS 工艺流片,封装形式为 CQFN64,芯片面积为 $3.91\text{ mm}\times3.66\text{ mm}$ 。

数字控制模块 SPI 的时钟信号由外部 10 M 的晶体振荡电路产生。接入射频、本振信号后,对芯片进行了板级测试,如图 11 所示。从测试图形中可以看到:当射频输入 2 202 MHz 模拟信号,本振输入 2 200 Hz 周期性信号时,通道的增益调节范围为 57.4 dB,噪声系数为 6.92 dB 和隔离度为 32.2 dB。噪声系数的测试结果如图 12 所示。




图 10 四通道接收芯片照片




图 11 四通道接收芯片测试版




图 12 噪声测试结果

图 13 显示了 2.2~2.5GHz 的噪声系数,三条曲线分别为常温、低温和高温条件下的噪声系数,三温测试均符合系统要求。

6 结束语

本设计完成了一款应用于有源相控阵雷达的 S 波段的四通道低中频接收电路芯片。该接收芯片集成了低噪声放大器、无源混频器、复数滤波器和本振放大电路等,可以在 2.2G~2.5 GHz 的 S 波段内实现接收和中频处理功能,增益调整范围 ≥ 58.29 dB,通道噪声系数 ≤ 9.25 dB,通道隔离度 ≥ 32.2




图 13 不同温度下噪声系数曲线族

dB,满足系统要求。

参考文献:

- [1] 郭崇贤. 相控阵雷达接收技术[M]. 北京: 国防工业出版社, 2009: 24-27.
GUO C X. Receive techniques for phased array radar[M]. Beijing: National Defense Industry Press, 2009: 24-27.
- [2] 丁武伟, 赵文普, 穆仕博. 有源相控阵雷达 T/R 组件技术研究[J]. 飞航导弹, 2016(12): 77-83. DOI: 10.16338/j. issn. 1009-1319. 2016. 12. 17.
- [3] 王鑫华, 陈明辉, 杨格亮. L 波段四通道发射电路芯片的设计与实现[J]. 半导体技术, 2018, 43(7): 504-509. DOI: 10.13290/j. cnki. bdtjs. 2018. 07. 004.
WANG X H, CHEN M H, YANG G L. Design and implement of the L-band four-channel transmitter circuit chip[J]. Semiconductor Technology, 2018, 43(7): 504-509. DOI: 10.13290/j. cnki. bdtjs. 2018. 07. 004.
- [4] WANG X H, WEI H. An L band four-channel direct up-conversion transmitter[C]//Proceedings of the 2019 IEEE 19th International Conference on Communication Technology. Xi'an, China; IEEE, 2019: 814-818. DOI: 10.1109/ICCT46805. 2019. 8947075.
- [5] SONG Z, CHI B Y. Two 180nm CMOS wireless transceivers for IoT applications[C]//Proceedings of 2016 URSI Asia-Pacific Radio Science Conference. Seoul, South Korea; IEEE, 2016: 1000-1002. DOI: 10.1109/URSIAP-RASC. 2016. 7601311.
- [6] WEI M, SONG Z, LI P Y, et al. A fully integrated reconfigurable low-power Sub-GHz transceiver for 802.11ah in 65nm CMOS[C]//Proceedings of 2017 IEEE Radio Frequency Integrated Circuits Symposium. Honolulu, USA; IEEE, 2017: 240-243. DOI: 10.1109/RFIC. 2017. 7969062.
- [7] XIA B, WU Y, KANG L, et al. Practical design consideration in a Bluetooth transceiver design[M]//Pro-

ceedings of the 2014 IEEE 57th International Midwest Symposium on Circuits and Systems. College Station, USA; IEEE, 2014: 973-976. DOI: 10.1109/MWSCAS. 2014. 6908579.

- [8] 池保勇, 余志平, 石秉学. CMOS 射频集成电路分析与设计[M]. 北京: 清华大学出版社, 2006: 4-6.
CHI B Y, YU Z P, SHI B X. Analysis and design of CMOS RF integrated circuits[M]. Beijing: Tsinghua University Press, 2006: 4-6.
- [9] ZHU C X, WAN W, ZOU M H, et al. A very low IF 2.2GHz receiver for satellite communication[C]//Proceedings of 2015 Asia-Pacific Microwave Conference. Nanjing, China; IEEE, 2015: 1-3. DOI: 10.1109/APMC. 2015. 7413401.
- [10] KIM N, APARIN V, LARSON L E. A resistively degenerated wide-band passive mixer with low noise figure and +60dBm IIP2 in 0.18 μ m CMOS[C]//Proceedings of 2008 IEEE Radio Frequency Integrated Circuits Symposium. Atlanta, USA; IEEE, 2008: 185-188. DOI: 10.1109/RFIC. 2008. 4561414.
- [11] 陈明辉, 王楠, 王旭东. 一种应用于低功耗多模式射频芯片的可重构滤波器[J]. 中国集成电路, 2016, 25(12): 37-43. DOI: 10.3969/j. issn. 1681-5289. 2016. 12. 005.
CHEN M H, WANG N, WANG X D. A reconfigurable filter for low power and multimode radio frequency intergratedcircuits[J]. China Integrated Circuit, 2016, 25(12): 37-43. DOI: 10.3969/j. issn. 1681-5289. 2016. 12. 005.
- [12] 赵思棋, 李斌. 宽带电台中的 CMOS 自动增益控制设计[J]. 无线电工程, 2016, 46(3): 79-82. DOI: 10.3969/j. issn. 1003-3106. 2016. 03. 22.
ZHAO S Q, LI B. Design on CMOS automatic gain control loop in broadband radio[J]. Radio Engineering of China, 2016, 46(3): 79-82. DOI: 10.3969/j. issn. 1003-3106. 2016. 03. 22.

作者简介:

王鑫华 男, (1987-), 硕士, 高级工程师. 研究方向为射频集成电路设计. E-mail: tonywang1202@126.com.

陈明辉 男, (1984-), 博士研究生, 高级工程师. 研究方向为射频集成电路设计.

魏恒 男, (1984-), 博士, 高级工程师. 研究方向为射频集成电路设计.

王旭东 男, (1988-), 硕士, 工程师. 研究方向为模拟集成电路设计.

赵建欣 男, (1988-). 研究方向为射频集成电路验证与测试.